

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年11月14日

出願番号 Application Number:

特願2003-384523

[ST. 10/C]:

[JP2003-384523]

出 願 人
Applicant(s):

沖電気工業株式会社

2004年 2月10日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】 特許願 【整理番号】 KA003929

【提出日】 平成15年11月14日

【あて先】 特許庁長官 今井 康夫 殿

【国際特許分類】 H03K 17/22 G06F 1/24

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

【氏名】 関野 芳正

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】 100086807

【弁理士】

【氏名又は名称】 柿本 恭成

【手数料の表示】

【予納台帳番号】 007412 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9001054



【書類名】特許請求の範囲

【請求項1】

電源ラインと内部ノードの間に接続されたキャパシタと、

前記内部ノードにドレインが接続され、ソースが基準電位に接続されてオフ状態に設定されたMOSトランジスタと、

前記電源ラインへの電源電圧投入のあと前記内部ノードの電位が閾値電圧以下に低下したときにリセット信号を出力する出力部とを、

備えたことを特徴とするパワーオンリセット回路。

【請求項2】

前記キャパシタはMOSトランジスタのソースとドレインを前記電源ラインに接続し、ゲートを前記内部ノードに接続したMOS容量であることを特徴とする請求項1記載のパワーオンリセット回路。

【請求項3】

電源ラインと第1ノードの間に接続された第1のキャパシタと、

前記第1ノードと第2ノードの間に接続され、第1のパルス信号に応じてオン・オフ制御される第1のMOSトランジスタと、

前記第2ノードと基準電位の間に接続され、第2のパルス信号に応じてオン・オフ制御される第2のMOSトランジスタと、

前記第2ノードと前記基準電位の間に接続された第2のキャパシタと、

外部から与えられるクロック信号に同期して、前記第1及び第2のパルス信号を生成するタイミング制御部と、

前記電源ラインへの電源電圧投入のあと前記内部ノードの電位が閾値電圧以下に低下したときにリセット信号を出力する出力部とを、

備えたことを特徴とするパワーオンリセット回路。

【請求項4】

前記第1のMOSトランジスタは、前記第1のパルス信号が与えられないときにはオフ状態となり、該第1のパルス信号が与えられたときにオン状態となるように設定され、前記第2のMOSトランジスタは、前記第2のパルス信号が与えられないときにはオフ状態となり、該第2のパルス信号が与えられたときにオン状態となるように設定されたことを特徴とする請求項3記載のパワーオンリセット回路。

【請求項5】

前記タイミング制御部は、外部から与えられるクロック信号が第1論理レベルから第2論理レベルへ変化したときに前記第1のパルス信号を出力し、該クロック信号が第2論理レベルから第1論理レベルに変化したときに前記第2のパルス信号を出力することを特徴とする請求項3または4記載のパワーオンリセット回路。

【請求項6】

前記第1のキャパシタは、MOSトランジスタのソースとドレインを前記電源ラインに接続し、ゲートを前記内部ノードに接続したMOS容量であることを特徴とする請求項3、4または5記載のパワーオンリセット回路。

【請求項7】

前記出力部は、ヒステリシス特性を有することを特徴とする請求項1乃至6のいずれか1項に記載のパワーオンリセット回路。

【書類名】明細書

【発明の名称】パワーオンリセット回路

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、電源投入時にシステムを初期化するためのリセット信号を発生するパワーオンリセット回路に関するものである。

【背景技術】

[0002]

【特許文献1】特開平10-163840号公報

[0003]

図2(a),(b)は、従来のパワーオンリセット回路の説明図であり、同図(a)は回路構成図、及び同図(b)は動作波形図である。

[0004]

このパワーオンリセット回路は、図2(a)に示すように、ノードNAと接地電位GNDの間に直列接続されたNチャネルMOSトランジスタ(以下、MOSトランジスタを単に「MOS」、NチャネルMOSを「NMOS」という)1,2を有しており、これらのNMOS1,2のゲートは電源ライン10に接続され、電源電圧VDが与えられるようになっている。ノードNAと電源ライン10の間には、PチャネルMOS(以下、「PMOS」という)のゲートとソース・ドレイン間の静電容量を利用したMOS容量3が接続されている。即ち、PMOSのゲートがノードNAに、ソースとドレインが電源ライン10に、それぞれ接続されている。

[0005]

また、ノードNAにはインバータ4の入力側が接続され、このインバータ4の出力側が ノードNBに接続されている。ノードNBと接地電位GNDの間には、NMOSのゲート とソース・ドレイン間の静電容量を利用したMOS容量5が接続されている。即ち、NM OSのゲートがノードNBに、ソースとドレインが接地電位GNDに、それぞれ接続され ている。

[0006]

更に、ノードNBには縦続接続されたインバータ6,7が接続され、このインバータ7からリセット信号PORが出力されて、リセット対象の回路ブロックに与えられるようになっている。なお、図示していないが、インバータ4,6,7及び回路ブロックの電源は、電源ライン10から電源電圧VDが供給されるようになっている。

[0007]

次に動作を説明する。

電源投入前は、電源電圧VDは0Vであるので、ノードNA, NBは接地電位GNDとなり、MOS容量3, 5には電荷が蓄積されていない。従って、MOS容量3, 5の端子間電圧は0Vである。

[0008]

図2 (b) の時刻 t 0 で電源が投入されると、電源ライン 1 0 の電源電圧 V D は 0 V から所定の電源電位 V D D までの上昇を開始する。

[0009]

電源投入直後で電源電圧VDがNMOS1,2の閾値電圧VTN以下のときは、これらのNMOS1,2がオフ状態で、かつ、ノードNAは端子間電圧が0VのMOS容量3を介して電源ライン10に接続されているので、このノードNAの電位VAは、電荷保存則により電源電圧VDと同じように上昇する。

[0010]

時刻 t 1 において、電源電圧 V D が閾値電圧 V T N を越えると、NMOS1, 2のゲートは電源ライン10 に接続されているので、これらのNMOS1, 2がオン状態となる。これにより、ノードNAからNMOS1, 2を介して接地電位 G N D に電流が流れる。従って、これ以降の電位 V A の変化は、電源電圧 V D の上昇速度と、NMOS1, 2のオン

抵抗(電流駆動能力)と、MOS容量3の大きさに影響される。即ち、電源電圧VDの上昇速度が速く、MOS容量3が大きく、NMOS1, 2のオン抵抗が大きければ、電位VAは電源電圧VDの上昇速度よりも遅いながら、これに追随して上昇する。

[0011]

時刻 t 2 において、電源電圧 V D が所定の電源電位 V D D に達すると、電位 V A は、M O S 容量 3 と N M O S 1, 2 のオン抵抗の時定数に従い、指数関数的に低下する。

[0012]

時刻 t 3 において、ノードNAの電位VAが電源電圧VDの1/2以下に低下すると、このノードNAに接続されたインバータ4の出力信号が、レベル "L"からレベル "H"に変化する。インバータ4の出力側のノードNBと接地電位GNDとの間には、MOS容量5が接続されているので、このノードNBの電位VBは所定の時定数に従って、接地電位GNDから電源電位VDDに上昇する。

[0013]

時刻 t 4 において、ノードNBの電位VBが電源電圧VDの1/2以上になると、このノードNBに接続されたインバータ6の出力信号が反転し、更に、このインバータ6に縦続接続されたインバータ7の出力信号が反転し、リセット信号PORとして回路ブロックに与えられる。

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 4\]$

しかしながら、前記パワーオンリセット回路では、電源電圧VDの上昇速度が速く、MOS容量3が大きく、かつNMOS1,2のオン抵抗が大きくて、これらのNMOS1,2がオン状態となった後も、ノードNAの電位VAが引き続いて上昇することを前提としている。このため、電源投入後における電源電圧VDの上昇速度が遅い場合、NMOS1,2がオン状態となった後、ノードNAの電位VAがほとんど上昇しなかったり、逆に低下し始めることがある。このような場合、ノードNAのレベルは、最初から"L"のままで変化せず、ノードNBのレベルも"H"のままで変化しない。従って、リセット信号PORは、最初から"H"状態となり、正常なリセット動作ができないという課題があった

$[0\ 0\ 1\ 5]$

一方、同様の回路構成で立上がりの遅い電源電圧VDに対応させるには、NMOS1, 2のオン抵抗を大きくするためにゲート長を長くしたり、MOS容量3を大きくするため にPMOSのゲート面積を大きくする必要があり、回路パターンの面積が増大するという 問題があった。

$[0\ 0\ 1\ 6]$

本発明は、電源電圧VDの立上がりが遅い場合でも、正常なリセット信号PORを出力することができるパワーオンリセット回路を提供することを目的としている。

【課題を解決するための手段】

$[0\ 0\ 1\ 7]$

本発明の第1のパワーオンリセット回路は、電源ラインと内部ノードの間に接続された キャパシタと、前記内部ノードにドレインが接続され、ソースが基準電位に接続されてオ フ状態に設定されたMOSトランジスタと、前記電源ラインへの電源電圧投入のあと前記 内部ノードの電位が閾値電圧以下に低下したときにリセット信号を出力する出力部とを備 えたことを特徴としている。

$[0\ 0\ 1\ 8]$

第2のパワーオンリセット回路は、電源ラインと第1ノードの間に接続された第1のキャパシタと、前記第1ノードと第2ノードの間に接続され、第1のパルス信号に応じてオン・オフ制御される第1のMOSトランジスタと、前記第2ノードと基準電位の間に接続され、第2のパルス信号に応じてオン・オフ制御される第2のMOSトランジスタと、前記第2ノードと前記基準電位の間に接続された第2のキャパシタと、外部から与えられる

3/

クロック信号に同期して、前記第1及び第2のパルス信号を生成するタイミング制御部と、前記電源ラインへの電源電圧投入のあと前記内部ノードの電位が閾値電圧以下に低下したときにリセット信号を出力する出力部とを備えたことを特徴としている。

【発明の効果】

[0019]

本発明の第1のパワーオンリセット回路は、内部ノードを常時オフ状態に設定されたMOSを介して基準電位に接続している。これにより、電源電圧の立上がりが遅くても内部ノードがこの電源電圧に追随して上昇するので、正常なリセット信号を出力することができるという効果がある。

[0020]

第2のパワーオンリセット回路は、第1ノードと基準電位の間に直列に接続された第1及び第2のMOSを、クロック信号に同期してオン・オフ制御するタイミング制御部を有している。これにより、第1のパワーオンリセット回路の効果に加えて、クロック信号に同期したパワーオンリセット信号を出力することができるという効果がある。

【発明を実施するための最良の形態】

[0021]

この発明の前記並びにその他の目的と新規な特徴は、次の、好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

【実施例1】

[0022]

図1 (a), (b)は、本発明の実施例1を示すパワーオンリセット回路の説明図であり、同図(a)は回路構成図、及び同図(b)は動作波形図である。

[0023]

このパワーオンリセット回路は、図1(a)に示すように、ノードNXと接地電位GNDの間に接続されたNMOS11を有しており、このNMOS11のゲートは接地電位GNDに接続されている。ノードNXと電源ライン10の間には、PMOSのゲートとソース・ドレイン間の静電容量を利用したMOS容量12が接続されている。即ち、PMOSのゲートがノードNXに、ソースとドレインが電源ライン10に、それぞれ接続されている。更に、ノードNXには、縦続接続された3段のインバータ13,14,15が接続され、最終段のインバータ15の出力側からリセット信号PORが出力されて、リセット対象の回路ブロックに与えられるようになっている。なお、図示していないが、インバータ13~15及び回路ブロックには、電源ライン10から電源電圧VDが供給されるようになっている。

[0024]

次に動作を説明する。

電源投入前は、電源電圧VDは0Vであるので、ノードNXの電位VXは接地電位GNDとなり、MOS容量12には電荷が蓄積されていない。従って、MOS容量12の端子間電圧は0Vである。また、NMOS11のゲートは接地電位GNDに固定接続されているので、このNMOS11はオフ状態である。

[0025]

図1 (b) の時刻 t 10で電源が投入されると、電源ライン10の電源電圧VDは0Vから所定の電源電位VDDまでの上昇を開始する。NMOS11は、常にオフ状態であるので、このNMOS11には、微小な漏れ電流(オフリーク電流)以外は流れない。ノードNXは、端子間電圧が0VのMOS容量12を介して電源ライン10に接続されているので、このノードNXの電位VXは、電荷保存則により電源電圧VDと同じように上昇する。

[0026]

ノードNXに接続されたインバータ13には電源電圧VDが供給され、このインバータ 13の入力側のレベルは、電源電圧VDにほぼ等しい電位VXであるので、このインバー タ13の出力信号は"L"である。従って、インバータ15から出力されるリセット信号 PORも"L"となっている。これにより、回路ブロックは初期状態にセットされる。

[0027]

時刻 t 11において、電源電圧 V Dが所定の電源電位 V D D に達すると、ノード N X の電位 V X もほぼ電源電位 V D D に達する。その後、N M O S 1 1 の大きなオフリーク抵抗とM O S 容量 1 2 による時定数に従い、電位 V X は指数関数的に低下する。

[0028]

時刻 t 1 2 において、ノードN X の電位 V X が電源電圧 V Dの 1 / 2 以下に低下すると、このノードN X に接続されたインバータ 1 3 の出力信号 S 1 3 が、 "L" から "H" に変化する。これにより、インバータ 1 4 の出力信号が反転し、更に、このインバータ 1 4 に縦続接続されたインバータ 1 5 の出力信号が反転して、リセット信号 P O R が "H" となって回路 ブロックに与えられる。これにより、回路 ブロックは初期状態から解放されて、所定の動作が開始される。

[0029]

以上のように、この実施例1のパワーオンリセット回路は、リセット信号PORを"L"から"H"へ変化させるタイミングを、NMOS11のオフリーク抵抗とMOS容量12による時定数に従って行うように構成しているので、回路パターンの面積を増加させずに、電源電圧VDの立上がりが遅い場合でも、正常なリセット信号PORを出力することができるという利点がある。

【実施例2】

[0030]

図3は、本発明の実施例2を示すパワーオンリセット回路の回路図であり、図1 (a)中の要素と共通の要素には共通の符号が付されている。

[0031]

このパワーオンリセット回路は、図1 (a) のパワーオンリセット回路の出力部にヒステリシス特性を持たせたものである。即ち、PMOS16を追加し、このPMOS16のドレイン、ゲート、及びソースを、それぞれインバータ13の出力側(インバータ14の入力側)、インバータ14の出力側(インバータ15の入力側)、及び電源ライン10に接続している。その他の構成は、図1(a)と同様である。

[0032]

このパワーオンリセット回路の基本動作は、図1と同様であるので詳細説明は省略するが、ノードNXの電位 VXがインバータ11の閾値電圧よりも低くなると、このインバータ13の出力信号は"L"から"H"となる。これにより、インバータ14の出力信号は"H"から"L"となり、VX0516はオン状態となる。

[0033]

このとき、ノードNXは、インバータ13の閾値電圧よりも低電位で"L"と認識されているが、接地電位GNDではない。そのため、インバータ13の出力側の電位も"H"と認識されているが中間電位であり、不安定な状態となっている。ここで、PMOS16がオン状態になると、インバータ14の入力側がこのPMOS16を介して電源ライン10に接続されるので、より高電位となって安定した"H"状態となる。

[0034]

以上のように、この実施例2のパワーオンリセット回路は、出力部にヒステリシス特性を持たせるためにPMOS16を追加しているので、ノードNXが"H"から"L"に変化したときにノイズが発生しても、リセット信号PORへの影響を防止でき、より安定した動作が実現できるという利点がある。

【実施例3】

[0035]

図4 (a), (b) は、本発明の実施例3を示すパワーオンリセット回路の説明図であり、同図(a) は回路構成図、及び同図(b) は動作波形図である。この図4 (a) において、図3中の要素と共通の要素には共通の符号が付されている。

[0036]

このパワーオンリセット回路は、外部から与えられるクロック信号に同期したリセット信号を発生するもので、図4(a)に示すように、図3中のNMOS11に代えて直列に接続されたNMOS17,18を有すると共に、これらのNMOS17,18を制御するタイミング制御部20を備えている。

[0037]

NMOS17のソースとNMOS18のドレインの接続点(ノードNY)には、キャパシタ19の一端が接続され、このキャパシタ19の他端が接地電位GNDに接続されている。タイミング制御部20は、外部からクロック信号CLKが与えられる端子21を有し、この端子21に3段のインバータ22~24が縦続接続されている。終段のインバータ24の出力側は、2入力の否定的論理積ゲート(以下、「NAND」という)25の一方の入力側に接続され、このNAND25の他方の入力側は端子21に接続されている。NAND25から出力される信号S25は、NMOS18のゲートに与えられると共に、インバータ26で反転されて信号S26としてNMOS17のゲートに与えられるようになっている。

[0038]

このタイミング制御部20は、端子21に一定周期で "L", "H"を繰り返すクロック信号CLKが与えられたときに、このクロック信号CLKの立上がりに同期して、インバータ $22\sim24$ の遅延時間だけ "L"となるパルス状の信号S25と、この信号S25を反転したパルス状の信号S26を出力するものである。その他の構成は、図3と同様である。

[0039]

次に動作を説明する。

このパワーオンリセット回路において、クロック信号CLKが与えられていない(即ち、"L"または"H"に固定されている)ときは、タイミング制御部20のNAND25から出力される信号S26は"H"となり、インバータ26から出力される信号S26は"L"となる。従って、NMOS17,18は、それぞれオフ状態及びオン状態となり、図3と同様の構成となって同様の動作が行われる。

[0040]

クロック信号CLKが与えられた場合の動作は、次のようになる。

図4(b)の時刻 t 20で電源が投入されると、電源ライン10の電源電圧 V D は0 V から所定の電源電位 V D D までの上昇を開始する。電源立上がり時にクロック信号が"L"であると、信号 S 25 , S 26 はそれぞれ"H", "L"であるので、N M O S 17 , I 8 は、それぞれオフ状態及びオン状態となる。従って、I N M I O I S 17 には、微小な漏れ電流(オフリーク電流)以外は流れない。

$[0\ 0\ 4\ 1\]$

ノードNXは、端子間電圧が0VのMOS容量12を介して電源ライン10に接続されているので、このノードNXの電位VXは、電荷保存則により電源電圧VDと同じように上昇する。一方、NMOS18はオン状態であるので、ノードNYの電位VYは、ほぼ接地電位GNDである。

[0042]

時刻 t 21において、電源電圧VDが所定の電源電位VDDに達すると、ノードNXの電位VXもほぼ電源電位VDDに達する。その後、NMOS11の大きなオフリーク抵抗とMOS容量12による大きな時定数に従い、電位VXは指数関数的に低下する。但し、その電位低下は極めて緩慢である。

[0043]

時刻 t 2 2 において、クロック信号 CLK が立上がると、タイミング制御部 2 0 から出力される信号 S 2 5 N S 2 6 が、一定時間だけそれぞれ "L" N "H" となる。これにより、NMOS 1 7 はオン状態となり、NMOS 1 8 はオフ状態となる。この結果、ノード NX は、NMOS 1 7 を介してノード NY に接続されたキャパシタ 1 9 と、電荷を分配す

ることになり、その分だけノードNXの電位VXが急速に降下し、その降下分だけノードNYの電位VYは上昇する。

[0044]

時刻 t 2 3 において、信号 S 2 5 , S 2 6 が、それぞれ "H" , "L" に戻ると、NM O S 1 7 はオフ状態となり、NMO S 1 8 はオン状態となる。これにより、ノードN X と ノードN Y は分離される。また、キャパシタ 1 9 は NMO S 1 8 を介して放電され、ノードN Y の電位 V Y は、接地電位 G N D となる。

[0045]

時刻 t 2 4, t 2 5, …におけるクロック信号 C L K の立上がり毎に、時刻 t 2 2 と同様の動作が繰り返され、ノード N X の電位 V X は段階的に低下する。そして、例えば、時刻 t 2 5 において、電位 V X が電源電圧 V Dの 1 / 2 以下に低下すると、このノード N X に接続されたインバータ 1 3 の出力信号が、 "L"から "H"に変化し、リセット信号 P O R が "H"となる。

[0046]

なお、MOS容量12とキャパシタ19の容量比を調節することにより、ノードNXの電位VXがインバータ13の閾値よりも低下するまでのクロック数を設定することが可能である。

[0047]

以上のように、この実施例3のパワーオンリセット回路は、外部から与えられるクロック信号CLKに同期してNMOS17,18をオン・オフ制御するタイミング制御部20を備えている。これにより、一定周期でノードNXの電位VXを段階的に低下させることができるので、実施例2の利点に加えて、クロック信号CLKに同期したリセット信号PORを出力することができるという利点がある。

【実施例4】

[0048]

実施例3のタイミング制御部20は、NMOS17,18を同じタイミングでオン・オフ制御するようにしている。このため、タイミングによっては、NMOS17,18が一時的に同時にオン状態となって、ノードNXが接地電位GNDに接続されてしまい、設定どおりのタイミングが得られないおそれがあった。実施例4は、そのようなおそれを解消するものである。

[0049]

図5(a),(b)は、本発明の実施例4を示すパワーオンリセット回路の説明図であり、同図(a)は回路構成図、及び同図(b)は動作波形図である。この図5(a)において、図4(a)中の要素と共通の要素には共通の符号が付されている。

[0050]

このパワーオンリセット回路は、図5 (a) に示すように、図4 (a) 中のタイミング制御部20に代えて、構成が若干異なるタイミング制御部20Aを設けている他は、この図4 (a) のパワーオンリセット回路と同様の構成である。

$[0\ 0\ 5\ 1]$

タイミング制御部20Aは、タイミング制御部20と同様の端子21、インバータ22~24,26、及びNAND25に加えて、インバータ27~30,32とNAND31で構成されている。

[0052]

即ち、端子21には、クロック信号CLKを反転するためのインバータ27が接続されている。インバータ27の出力側は、縦続接続された3段のインバータ28~30を介して、NAND31の一方の入力側に接続されると共に、このNAND31の他方の入力側に直接接続されている。NAND31の出力側には、インバータ32が接続され、このインバータから出力される信号S32が、NMOS18のゲートに与えられるようになっている。

[0053]

次に動作を説明する。

このパワーオンリセット回路において、クロック信号CLKが与えられていないときは、タイミング制御部20Aのインバータ26,32から出力される信号S26,S32は共に"L"となる。従って、NMOS17,18は共にオフ状態となり、図3と同様の動作が行われる。

[0054]

クロック信号CLKが与えられた場合の動作は、次のようになる。

図5 (b) の時刻 t 3 0 で電源が投入されると、電源ライン1 0 の電源電圧 V D は 0 V から所定の電源電位 V D D までの上昇を開始する。電源立上がり時にクロック信号が"L"であると、信号 S 2 6 , S 3 2 は共に"L"であるので、N M O S 1 7 , 1 8 はオフ状態となる。従って、N M O S 1 7 , 1 8 には、微小な漏れ電流以外は流れない。ノード N X は、端子間電圧が 0 V の M O S 容量 1 2 を介して電源ライン 1 0 に接続されているので、このノード N X の電位 V X は、ほぼ電源電圧 V D と同じように上昇する。

[0055]

時刻 t 3 1 において、電源電圧 V D が所定の電源電位 V D D に達すると、ノード N X の電位 V X もほぼ電源電位 V D D に達する。

[0056]

時刻 t 3 2 において、クロック信号 C L Kが立上がると、タイミング制御部 2 0 A から出力される信号 S 2 6 が、一定時間だけ "H"となる。これにより、NMO S 1 7 はオン状態となるが、NMO S 1 8 はオフ状態のままである。この結果、ノード N X は、NMO S 1 7 を介してノード N Y に接続されたキャパシタ 1 9 と、電荷を分配することになり、その分だけノード N X の電位 V X が急速に降下し、その降下分だけノード N Y の電位 V Y は上昇する。

[0057]

時刻 t 3 3 において、信号 S 2 6 が "L"に戻ると、NMOS 1 7 はオフ状態となって ノードNXとノードNYは分離される。

[0058]

時刻 t 3 4 において、クロック信号CLKが立下がると、タイミング制御部20Aから出力される信号S32が、一定時間だけ"H"となる。これにより、NMOS18はオン状態となるが、NMOS17はオフ状態のままである。この結果、キャパシタ19はNMOS18を介して放電され、ノードNYの電位VYは、接地電位GNDとなる。

[0059]

[0060]

そして、例えば、時刻 t 3 7 のクロック信号CLKの立上がりにおいて、電位 V X が電源電圧 V Dの 1 / 2 以下に低下すると、このノード N X に接続されたインバータ 1 3 の出力信号が、 "L" から "H" に変化し、リセット信号 P O R が "H" となる。

[0 0 6 1]

以上のように、この実施例4のパワーオンリセット回路は、外部から与えられるクロック信号CLKの立上がりに同期してNMOS17を一定時間だけオン状態にし、このクロック信号CLKの立下がりに同期してNMOS18を一定時間だけオン状態に制御するタイミング制御部20Aを備えている。これにより、NMOS17,18が同時にオン状態になることがないので、ノードNXが接地電位GNDに接続されるおそれがなくなり、実施例3の利点に加えて、設定どおりの安定した動作が得られるという利点がある。

[0062]

なお、以上説明した実施例は、あくまでも、この発明の技術内容を明らかにするための ものである。この発明は、上記実施例にのみ限定して狭義に解釈されるものではなく、こ の発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。その変 形例としては、例えば、次のようなものがある。

[0063]

(a) 電源ライン10とノードNXの間に、PMOSによるMOS容量12を接続しているが、MOS容量に限定せず、どのようなキャパシタでも適用可能である。

[0064]

(b) リセット信号PORの出力部を、3段のインバータ13~15で構成しているが、出力部の構成はこれに限定されない。

[0065]

(c) タイミング制御部20,20Aでは、3段のインバータで遅延回路を構成しているが、インバータの段数は任意である。また、その他の遅延回路を用いても良い。即ち、クロック信号CLKに同期したパルス信号が発生できるものであれば、どのような回路構成でも同様に適用可能である。


【図面の簡単な説明】


- [0066]
 - 【図1】本発明の実施例1を示すパワーオンリセット回路の説明図である。
 - 【図2】従来のパワーオンリセット回路の説明図である。
 - 【図3】本発明の実施例2を示すパワーオンリセット回路の回路図である。
 - 【図4】本発明の実施例3を示すパワーオンリセット回路の説明図である。
 - 【図5】本発明の実施例4を示すパワーオンリセット回路の説明図である。

【符号の説明】


[0067]


- 10 電源ライン
- 11, 17, 18 NMOS
- 12 MOS容量
- $13 \sim 15$, $22 \sim 24$, $26 \sim 30$, 32 $4 \sim 11$
- 16 PMOS
- 19 キャパシタ
- 20,20A タイミング制御部
- 25, 31 NAND






本発明の実施例1のパワーオンリセット回路






従来のパワーオンリセット回路




本発明の実施例2のパワーオンリセット回路

【図4】





(a)回路構成



本発明の実施例3のパワーオンリセット回路







本発明の実施例4のパワーオンリセット回路



【要約】

【課題】 電源電圧の立上がりが遅い場合でも、正常なリセット信号を出力することができるパワーオンリセット回路を提供する。

【解決手段】 ノードNXはゲートが接地電位GNDに固定接続されたNMOS11を介して接地電位GNDに接続されると共に、PMOSのドレインとソースを共通接続したMOS容量12を介して電源ライン10に接続されている。従って、電源投入時に電源電圧VDの立上がりが遅い場合でも、ノードNXの電位VXは、この電源電圧VDにほぼ追随して上昇する。電源電圧VDが所定の電源電位VDDに達すると、NMOS11のオフリーク電流によって電位VXが徐々に低下する。ノードNXには電源電圧VDで動作するインバータ13~15が接続されているので、電位VXが電源電圧VDの1/2まで低下すると、このインバータ15から出力されるリセット信号PORが"H"となる。

【選択図】 図1

特願2003-384523

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社